SPIのハードウェアNSSは制御が想像していたものとは異なったのでメモ
ハードウェアのNSS出力は、SPIがEnable(SPE＝1)になるとすぐにLowになり、SPE＝0の時にHighになる。 つまりSPIペリフェラルをEnableにして、任意のタイミングでデータの送受信を行おうにも、これに対応してNSSピンは動かない。
NSSパルスモードという設定があり、これを実装すると送信完了ごとにNSSピンをHighにしてくれる。これはCHPA＝0の（一回目のクロックエッジで読み取り）時のみ有効．2つの連続したデータフレームというのの定義を確認する必要がある。

SPI, STM32. What is the NSS mode of operation "hardware nss output signal" for?
How to use SPI NSS on STM32G0
Is there a way to make SPI NSS hardware output produce a steady state low without NSSP during SPI transaction without manual config and toggle of CSN GPIO?
STM32WB - SPI_J.pdf)
SPI Master NSS always low in STM32F4
LL Low Layer SPI interrupt
How to fix Chip Select Timing for SPI on STM32F3?
HAL SPI NSS Pin
Send data over SPI using STM32 mcu and Low Level LL APIs
How To use software NSS using SPI DMA with STM32G474
How can I use hardware NSS (SPI) on STM32F4?